SK하이닉스 1c DDR5 개발 주역 좌담회, DDR5 개발의 성공 전략
SK하이닉스 세계 최초 10나노급 6세대 DDR5 D램 개발
효율적 개발 전략과 신소재 적용, 미세 공정 기술의 설계 혁신
유기적 협업이 이끈 기술 리더십, 고객 관점 반영을 위한 끊임없는 소통
이코노미 트리뷴
승인
2024.09.10 17:35
의견
0
[이코노미 트리뷴 = 김용현 기자] SK하이닉스가 10일 1c 기술 개발 과정과 함께 SK하이닉스의 혁신 기술 역량과 D램 기술 로드맵에 대해 조명하는 좌담회를 진행했다고 밝혔다.
1c 기술 개발의 주요 성과
SK하이닉스의 1c 기술은 10나노대 초반의 극미세화된 메모리 공정 기술로, DDR5의 동작 속도를 8Gbps(초당 8기가비트)로 이전 세대인 1b DDR5보다 11% 빠르게 만들었으며 전력 효율은 9% 이상 개선했다. 또한 SK하이닉스는 EUV(극자외선) 공정에 신소재를 개발하여 적용하고, 설계 기술을 혁신함으로써 공정 효율을 극대화하고 원가 절감까지 이루어냈다.
1c 기술은 기존 1b 플랫폼의 우수성을 기반으로 확장 개발됐으며, 개발 과정에서 △테스트 △설계 △양산 준비의 3단계 방식을 2단계로 효율화하고 커패시터 모듈(Capacitor Module, 전하를 저장 및 방출하는 메모리 셀 구성 요소)과 같은 고난도 기술 요소를 양산 공정에서 바로 개발하는 방식을 택해 전세대 제품 대비 개발 기간을 2개월 단축했다.
기술적 도전과 '원팀' 정신
이번 개발을 주도한 오태경 부사장(1c Tech TF)에 따르면, 1c 기술의 최대 목표는 ‘1등 개발’이었다. 이를 위해 기존의 1b 플랫폼을 확장 개발하는 전략을 채택하고, 테스트 인프라를 강화하여 테스트 시간 단축에 주력했다. 또한 트랜지스터 열화와 같은 미세화 소자의 품질 리스크를 조기에 발견하고 개선하는 등의 공정 고도화를 통해 미세화된 소자의 신뢰성을 확보했다.
조주환 부사장(DRAM 설계)은 "1b 기술의 경험을 바탕으로 회로 밀도와 센싱 성능을 높이는 등 다양한 설계 혁신을 통해 데이터 처리 속도를 높이고 전력 소비를 줄였다"고 강조했다. 또한 넷다이(Net-die) 수를 극대화하여 원가 경쟁력도 확보했다.
정창교 부사장(DRAM PE)은 "1c 기술에서 주요 성능의 수준을 높이는 트리밍(Trimming) 기술을 활용해 수율과 품질을 확보했다"고 말했다. 손수용 부사장(개발 TEST)은 "테스트 시간 단축을 위해 테스트 인프라를 추가 확보하고 효율적인 테스트 운영 전략을 도입했다"고 설명했다.
김형수 부사장(DRAM AE)은 "8Gbps 동작이 가능한 검증 인프라를 자체 개발해 업계 최고 속도를 달성했고, 이를 통해 독보적인 경쟁력을 확보했다"고 밝혔다.
좌담회에 참석한 모든 기술진은 SK하이닉스의 독보적인 기술 리더십의 저력으로 '원팀(One Team)' 정신과 유기적 협업을 꼽았다. 정창교 부사장은 "1c 기술 개발 과정에서 각 조직이 긴밀하게 협력하여 문제를 조기 발견하고 해결했다"고 전했다.
김형수 부사장은 "고객과의 끊임없는 소통과 기술 협력을 통해 제품 기획부터 검증까지 모든 과정에서 고객의 관점을 반영했다"고 덧붙였다.
1c 기술을 넘어, 차세대 D램 기술로의 도약
조영만 부사장(DRAM PI)은 "1c 기술을 넘어 10나노 아래 한 자릿수 기술로 진입하기 위해서는 2D 셀에서 3D 셀로의 구조 변화와 같은 기술 혁신이 필요하다"고 강조했다. 조주환 부사장(DRAM 설계)은 "장기적인 기술 로드맵을 바탕으로 차세대 미세 공정 도입 시 수반되는 리스크를 예측하고 설계 시스템을 고도화해 회사의 경쟁력을 이어갈 것"이라고 말했다.
손수용 부사장(개발 TEST)은 "1c 개발 성공으로 압도적인 기술 경쟁력을 입증했으며, 앞으로 다양한 D램 제품에 적용하여 지속 가능한 성장과 혁신을 이끌어갈 것"이라고 밝혔다.
SK하이닉스는 연내 1c DDR5의 양산 준비를 마치고 내년부터 본격적으로 제품을 공급할 계획이다.
저작권자 ⓒ 이코노미 트리뷴, 무단 전재 및 재배포 금지