[이코노미 트리뷴 = 김용현 기자] JEDEC(반도체 표준화 기구)가 미국 현지시간 11일 차세대 고대역폭 메모리 표준인 SPHBM4(Standard Package High Bandwidth Memory 4)를 마무리 단계에 올렸다고 발표하면서, AI 가속기용 반도체 패키징 구조에도 변화 가능성이 제기되고 있다.
SPHBM4는 성능 자체는 기존 HBM4와 동일하지만, 메모리를 올리는 방식에서 기존과 다른 선택지를 제시했다는 점에서 업계의 주목을 받고 있다.
TSMC의 CoWoS(Chip-on-Wafer-on-Substrate) 방식 기반 HBM 패키징 구조 개념도. 맨 아래 기판(Substrate) 위에 실리콘 인터포저(Silicon Interposer)가 놓이고, 그 위에 수동소자·보조회로(Passive / LSI)와 로직 칩(Logic), HBM 메모리(HBM)가 집적돼 초고속 데이터 연결을 구현하는 구조를 나타낸다. [사진 = TSMC]
지금까지 AI 가속기에 쓰이는 HBM은 대부분 실리콘 인터포저라는 특수한 기판 위에 GPU나 AI 칩과 함께 올려지는 구조였다.
이 방식은 초고대역폭 구현에는 유리하지만 공정이 복잡하고 비용 부담이 크다는 한계도 함께 안고 있다.
업계에 따르면 이러한 구조는 자연스럽게 TSMC의 CoWoS(Chip-on-Wafer-on-Substrate)패키징 공정에 대한 의존도를 높여왔다.
이 과정에서 SK하이닉스가 만든 HBM을 엔비디아 같은 고객이 실제 제품에 적용하기 위해서는, TSMC의 CoWoS 패키징 공정을 거치는 것이 사실상 전제 조건처럼 자리 잡았다.
반도체 업계 관계자들은 “HBM4 체제에서는 메모리와 로직을 실리콘 인터포저 위에 함께 올리는 방식이 표준처럼 굳어졌다”며 “결과적으로 SK하이닉스의 HBM과 TSMC의 패키징 역량이 결합된 협업 구조가 형성됐다”고 설명한다.
SPHBM4는 이 같은 구조를 전면적으로 부정하기보다는, 다른 선택지도 가능하다는 점을 공식 표준으로 처음 제시했다는 데 의미가 있다.
SPHBM4는 HBM4와 동일한 DRAM 메모리 칩을 사용하면서도, 실리콘 인터포저 대신 일반 유기 기판(PCB와 유사한 기판) 적용을 가능성으로 열어둔 구조를 전제로 설계됐다.
이를 위해 데이터 신호선 수를 줄이는 대신, 신호를 더 빠른 속도로 전송하는 방식을 채택했다.
구체적으로 HBM4는 2048개의 데이터 신호선을 사용하는 반면, SPHBM4는 512개의 신호선만 사용한다. 대신 한 번에 보내던 데이터를 4번에 나눠 고속으로 전송하는 4:1 직렬화 방식을 적용해, 이론적으로는 체감 성능과 총 데이터 처리량을 HBM4와 동일한 수준으로 맞췄다.
전문가들은 “신호선 수가 줄어들면 기판 설계 난이도가 낮아지고, 유기 기판 적용이 가능해진다는 점이 핵심”이라고 평가한다.
메모리 용량 자체는 달라지지 않는다. SPHBM4는 HBM4와 같은 메모리 구조를 사용하기 때문에, 스택 하나당 담을 수 있는 데이터 양은 동일하다.
다만 유기 기판은 신호가 이동할 수 있는 거리가 상대적으로 길어, 칩 설계에 따라서는 메모리 스택을 더 많이 배치할 이론적 여지가 생긴다.
업계에서는 이를 두고 “스택 하나의 용량이 늘어나는 것은 아니지만, GPU·AI 가속기 칩 자체의 구조 변경이 전제될 경우 설계에 따라 총 메모리 용량 확장이 가능해질 수 있다는 점에서 의미가 있다”는 분석이 나온다.
삼성전자의 첨단 패키징(Advanced Package) 기반 이종 집적(Heterogeneous Integration) 개념 이미지. SPHBM4와 같이 실리콘 인터포저 의존을 낮추는 표준이 등장할 경우, 패키징 기술 전반에서 경쟁력을 보유한 삼성전자에 기회 요인이 될 수 있다는 분석이 나온다. [사진 = 삼성전자]
이 표준이 업계에서 화제가 되는 이유는 단순한 성능 경쟁이 아니라, 패키징 주도권이 어디로 이동할 수 있느냐에 있다는 평가다.
지금까지는 고성능 HBM을 쓰기 위해 TSMC의 CoWoS 패키징을 거치는 것이 거의 필수에 가까웠지만, SPHBM4가 상용화될 경우 반드시 동일한 경로를 따르지 않아도 되는 가능성이 열리게 된다.
이에 대해 반도체 업계 관계자들은 “삼성전자나 인텔처럼 자체 파운드리와 패키징 역량을 보유한 기업들뿐 아니라, ASE·암코어 같은 OSAT(외주 반도체 조립·테스트) 업체들도 선택지로 떠오를 수 있다”며 “AI 가속기 패키징 구조가 다변화될 수 있는 신호”라고 설명한다.
다만 이 과정에서 SK하이닉스의 입지가 약화될 것으로 보기는 어렵다는 시각이 우세하다.
SPHBM4 역시 HBM4와 동일한 DRAM을 사용하는 만큼, HBM 기술력과 양산 경험에서 앞서 있는 SK하이닉스의 경쟁력은 그대로 유지될 가능성이 크다.
업계에서는 “고객 입장에서는 하이닉스의 HBM을 사용하면서도, 패키징 경로는 TSMC 외 다른 선택지를 검토할 수 있게 되는 구조”라고 해석한다.
삼성전자와 인텔의 경우 이번 표준은 간접적인 기회 요인으로 평가된다.
삼성은 메모리와 파운드리를 동시에 보유하고 있고, 인텔 역시 첨단 패키징을 차세대 성장 전략으로 육성하고 있다.
전문가들은 “SPHBM4가 확산될 경우, TSMC 중심으로 굳어진 패키징 질서에 도전할 명분이 생길 수 있다”고 보고 있다.
업계 전반에서는 SPHBM4가 당장 기존 HBM4를 대체하기보다는, AI 가속기 시장에서 패키징 선택지를 넓혀주는 보완적 표준으로 자리 잡을 가능성에 무게를 두고 있다.
다만 이러한 흐름이 이어질 경우, 장기적으로는 HBM 생태계 전반에서 TSMC의 영향력이 조정되고, 메모리·파운드리·패키징 간 힘의 균형에도 점진적인 변화가 나타날 수 있다는 관측이 나온다.
kyh-official@economytribune.co.kr